2.1 设计方法概述

数字系统的概念设计完成后，工程师们将面临一个关键决策：选择物理实现策略。这一选择需要在关键设计指标之间进行权衡，这些指标包括性能（速度）、制造成本、芯片面积（密度）和设计时间。每种方法都能在这些因素之间取得不同的平衡，从而适用于不同的应用和市场需求。

工程师可以选择的四种主要设计风格是：

• 现场可编程门阵列 (FPGA)
• 门阵列（GA）
• 基于标准单元的设计
• 全定制设计

我们将从这些技术中最灵活、原型制作速度最快的技术——现场可编程门阵列（FPGA）开始分析。

2.2 现场可编程门阵列（FPGA）

A 现场可编程门阵列 (FPGA) FPGA是一种集成电路，包含大量逻辑门阵列（从数万个到超过一百万个不等），并具有可编程互连。与其他出厂时功能固定的芯片技术不同，FPGA在制造完成后可以由用户在“现场”进行编程，以执行特定功能。

典型的FPGA架构由三个主要组件构成：

• I/O 块： 它们位于芯片的外围，充当内部逻辑与外部世界之间的接口。
• 可配置逻辑块（CLB）： 这些是分布在芯片上的核心功能元件。每个CLB都可以配置为执行各种逻辑运算，通常使用查找表和触发器。
• 路由通道和可编程多路复用器： 庞大的可编程互连网络，包括水平和垂直布线通道以及 PSM（可编程多路复用器）允许以高度灵活的方式将 CLB 和 I/O 模块连接在一起。

FPGA 的设计过程包括使用 VHDL 或 Verilog 等硬件描述语言定义 CLB 的所需功能和 PSM 的互连模式。然后将这些配置数据加载到芯片上以实现最终设计。

FPGA的优点和缺点

• 优点：
  • 设计时间短： 从设计完成到获得功能性芯片的时间非常短，因为不需要任何物理制造步骤。
  • 可重新编程性： 该芯片可以重新编程，非常适合原型制作、调试以及需要更新硬件功能的应用。
• 缺点：
  • 更高的成本： 按芯片计算，FPGA 通常比其他设计方式更昂贵，尤其是在大批量生产的情况下。
  • 性能/密度较低： 与更定制化的解决方案相比，可编程逻辑和布线开销会导致性能降低和硅面积利用率降低。

对于需要快速原型制作但制造工艺有所不同的应用，门阵列提供了另一种可行的选择。

2.3 门阵列（GA）设计

门阵列（GA） 栅极阵列（GA）设计，也称为掩模可编程门阵列，在快速原型开发能力方面仅次于FPGA。FPGA依赖用户编程来定义其功能，而GA则是在芯片物理制造工艺的最后阶段进行定制，特别是通过设计其金属互连掩模来实现。

门阵列的制造过程分为两个步骤：

1. 第一阶段（预制）： 晶圆上预先制造有一系列未封装的通用晶体管。这些预制晶圆，通常被称为“基准晶圆”，可以大规模生产和储存。
2. 第二阶段（定制）： 为了实现特定的设计，需要制作定制的掩模来定义金属互连。然后，将最终的金属层图案化到基底晶圆上，将未连接的晶体管连接在一起，形成所需的逻辑门和电路。

由于只有最后的金属化步骤是定制的，因此周转时间比完全定制芯片要短得多，通常只需几天到几周。早期的通用架构平台使用晶体管行之间的专用布线通道来简化互连，并提供预定义的金属图案库来表示基本逻辑门。

更先进的架构是 海门（SOG） 在SOG芯片中，专用布线通道被移除，整个芯片表面被连续的未分配nMOS和pMOS晶体管“海洋”覆盖。这提供了更大的布线灵活性和更高的逻辑密度潜力。其缺点是，部分未分配的晶体管必须被牺牲并用于单元间布线，但通常情况下，其整体芯片利用率和速度都高于FPGA。

2.4 基于标准单元的设计

基于标准单元的设计是一种广泛使用的方法，它需要一套完整的定制掩模进行制造。这种方法也称为 聚合物细胞 该设计依赖于预先设计和预先表征的逻辑单元库来构建芯片。

该方法的核心是 标准细胞库它包含数百种不同类型的单元，包括基本逻辑门（反相器、与非门、或非门）、更复杂的逻辑门（AOI、OAI）以及时序元件，例如D锁存器和触发器。通常，每种单元都有多个版本，具有不同的驱动强度，以便设计人员能够根据速度和扇出要求进行优化。

库中的每个单元格都经过了详尽的特征描述，并包含大量对现代设计工具至关重要的信息：

• 延迟时间与负载电容特性
• 电路仿真模型（例如 SPICE）
• 时序仿真模型
• 故障模拟模型
• 用于自动化布局布线工具的单元数据
• 制造用掩模数据

从物理角度来看，文库中的所有单元格都经过精心设计。 固定高度这样一来，它们就可以并排排列成行，构成芯片的逻辑电路。电源轨和地线轨设计成与单元的上下边界平行，使得相邻单元可以共享公共的电源和地线总线，从而显著简化布局过程。

2.5 全定制设计

全定制设计代表了定制化的巅峰，芯片的整个掩模设计都是从零开始创建的，完全不依赖任何预先存在的单元库。在这种模式下，设计人员拥有完全的控制权，可以指定每个晶体管的几何形状、方向和位置。

这种方法的主要优势在于能够以最小的硅片面积实现最大的性能。然而，它也存在一些明显的缺点：

• 开发成本高： 全定制布局需要耗费大量人力，因此设计成本非常高。
• 设计周期长： 设计过程极其耗时，导致开发周期非常长。

设计效率通常很低；一般情况下，每位设计师每天只能设计几十个晶体管。由于这些因素，全定制设计通常只适用于产量极高的产品，因为其制造成本的节省足以抵消初始投资，或者适用于对性能要求极高的电路。例如，存储芯片（如 SRAM 和 DRAM）的高度规则结构允许采用高密度、手工优化的单元布局，以及高性能微处理器。为了降低高昂的成本，人们提出了以下概念： 设计重用 （重新利用以前设计的全定制模块）变得越来越重要。

无论选择何种设计风格——从 FPGA 的可编程性到全定制布局的精细细节——最终都建立在同一个基本半导体器件之上：MOS 晶体管。